Ott德國夾具
深圳市普索進出口貿(mào)易有限公司（普索貿(mào)易）是一家專業(yè)經(jīng)營工控行業(yè)備件進口的公司，公司依托德國分公司在歐盟區(qū)域常年的采購經(jīng)驗，與歐盟境內(nèi)3000多個工控品牌，5000多家供應商建立起長久的合作，為客戶提供100％原裝正品的工業(yè)產(chǎn)品及零部件的同時提供優(yōu)質(zhì)的價格及服務。

Ott德國夾具

Ott德國夾具

生產(chǎn)半導體產(chǎn)品的過程，包括設計、制造、封測三大環(huán)節(jié)。

1、IC設計：是一個將系統(tǒng)、邏輯與性能的設計要求轉(zhuǎn)化為具體的物理版圖的過程，主要包含邏輯設計、電路設計和圖形設計等。將最終設計出的電路圖制作成光罩，進入下一個制造環(huán)節(jié)。由于設計環(huán)節(jié)主要通過計算機完成，所需的設備占比較少。

2、IC制造：制造環(huán)節(jié)又分為晶圓制造和晶圓加工兩部分。前者是指運用二氧化硅原料逐步制得單晶硅晶圓的過程，主要包含硅的純化－＞多晶硅制造－＞拉晶－＞切割、研磨等，對應的設備分別是熔煉爐、CVD設備、單晶爐和切片機等；晶圓加工則是指在制備晶圓材料上構建完整的集成電路芯片的過程，主要包含鍍膜、光刻、刻蝕、離子注入等幾大工藝。

3、IC封測：封裝是半導體設備制造過程中的最后一個環(huán)節(jié)，主要包含減薄／切割、貼裝／互聯(lián)、封裝、測試等過程，分別對應切割減薄設備、引線機、鍵合機、分選測試機等。將半導體材料模塊集中于一個保護殼內(nèi)，防止物理損壞或化學腐蝕，最后通過測試的產(chǎn)品將作為最終成品投入到下游的應用中去。

1. 設計

芯片設計分為前端設計和后端設計，前端設計（也稱邏輯設計）和后端設計（也稱物理設計）并沒有統(tǒng)一嚴格的界限，涉及到與工藝有關的設計就是后端設計。

1.1 前端設計

1）系統(tǒng)設計（性能、功能要求）

首先企業(yè)在研發(fā)的時候，需要制訂好芯片規(guī)格，也就像功能列表一樣，包括芯片需要達到的具體功能和性能方面的要求。

2）RTL代碼設計（ 寄存器傳輸級代碼：行為設計、硬件描述語言Verilog）

半導體研發(fā)人員就需要使用硬件描述語言（如Verilog HDL是流行的硬件描述語言之一）將模塊功能以代碼來描述實現(xiàn)，也就是將實際的硬件電路功能通過硬件描述語言描述出來，形成寄存器傳輸級代碼。

3）RTL仿真（行為仿真）

一旦形成了代碼，這個時候就需要通過仿真驗證來檢驗編碼設計的正確性，檢驗的標準就是第一步制定的規(guī)格。看設計是否精確地滿足了規(guī)格中的所有要求。規(guī)格是設計正確與否的黃金標準，一切違反，不符合規(guī)格要求的，就需要重新修改設計和編碼。

4）邏輯綜合

仿真驗證通過之后進行邏輯綜合。邏輯綜合的結果就是把設計實現(xiàn)的硬件描述語言代碼翻譯成門級網(wǎng)表（網(wǎng)表是一類專業(yè)的、高效的信息化系統(tǒng)制作工具）。綜合需要設定約束條件，就是你希望綜合出來的電路在面積，時序等目標參數(shù)上達到的標準。

什么是綜合？綜合就是將RTL級verilog代碼用Design Compiler 工具 轉(zhuǎn)換/映射成用基礎門級單元表示的電路的過程。基礎門級單元也就是平時我們學的與非門，或非門，寄存器之類的，只不過，這些門級單元已經(jīng)做成了標準的單元庫，我們可以直接使用軟件來調(diào)用，而不需要自己調(diào)用門級單元來搭建電路。簡單的來說，Design Compiler軟件就是做翻譯的工作——將代碼翻譯成實際電路，但又不僅僅是翻譯這么簡單，它涉及到電路的優(yōu)化與時序約束，使之符合我們做制定的性能要求。

一般來說，綜合完成后需要再次做仿真驗證。

5）時序仿真（STA）&功能驗證

然后再進行驗證，在時序上對電路進行驗證，檢查電路是否存在建立時間和保持時間的違例，這個步驟叫靜態(tài)時序分析；最后還要再進行驗證，它是從功能上對綜合后的網(wǎng)表進行驗證。

前端設計會得到芯片的門級網(wǎng)表電路。

1.2 后端設計

1）可測性設計

而到了后端設計，就要開始可測性設計。芯片內(nèi)部往往都自帶測試電路，可測性設計的目的就是在設計的時候就考慮將來的測試。如果通過了可測性設計，那就可以進行布局規(guī)劃了，布局規(guī)劃能直接影響芯片最終的面積。

2）物理布局布線（得到版圖）

布局規(guī)劃完成后就需要對時鐘信號單獨布線，再進行普通信號布線，包括各種標準單元（基本邏輯門電路）之間的走線。

布線之后，對寄生參數(shù)提取，由于導線本身存在的電阻，相鄰導線之間的互感,耦合電容在芯片內(nèi)部會產(chǎn)生信號噪聲，串擾和反射。這些效應會產(chǎn)生信號完整性問題，導致信號電壓波動和變化，如果嚴重就會導致信號失真錯誤。提取寄生參數(shù)進行再次的分析驗證，分析信號完整性問題是非常重要的。

3）版圖物理驗證（功能和時序驗證）

最后再對完成布線的物理版圖進行功能和時序上的驗證，后端設計就完成。

4）版圖（設計與制備之間的接口）

物理版圖驗證完成也就是整個芯片設計階段完成，下面的就是芯片制造了。物理版圖以GDS II的文件格式交給芯片代工廠（稱為Foundry）在晶圓硅片上做出實際的電路，再進行封裝和測試，就得到了我們實際看見的芯片。

集成電路設計的最終輸出是版圖，通過制版和工藝流片可以得到所需的集成電路。

2. 制造

2.1 晶圓制造（硅->晶圓）

完成后端設計可以進行芯片制造了。芯片制造中，晶圓，從二氧化硅（SiO2）礦石，比如石英砂中用一系列化學和物理冶煉的方法提純出硅棒，然后切割成圓形的單晶硅片，這就是晶圓。

2.2 光罩制作（光罩版圖-> ）

在半導體制造的整個流程中，其中一部分就是從版圖到晶圓（wafer）制造中間的一個過程，即光掩膜或稱光罩(mask)制造。這一部分是流程銜接的關鍵部分，是流程中造價最高的一部分，也是限制最小線寬的瓶頸之一。

2.3 光刻（在晶圓上形成電路）

晶圓要經(jīng)過金屬濺鍍、涂布光阻、蝕刻技術、光阻去除等過程將微型電路覆蓋到表面上，這樣一塊晶圓上就會形成很多的集成電路芯片。

金屬濺鍍：將欲使用的金屬材料均勻灑在晶圓片上，形成一薄膜。

涂布光阻：先將光阻材料放在晶圓片上，透過光罩，將光束打在不要的部分上，破壞光阻材料結構。接著，再以化學藥劑將被破壞的材料洗去。

蝕刻技術：將沒有受光阻保護的硅晶圓，以離子束蝕刻。

光阻去除：使用去光阻液皆剩下的光阻溶解掉，如此便完成一次流程。

最后便會在一整片晶圓上完成很多 IC 芯片，接下來送去封測廠商，將完成的方形 IC芯片從晶圓上切割開。

3. 封測

封測應該是兩道工序：封裝和測試。

1）封裝是把電路（die）用塑料封起來，外部只留接觸的pin腳。

2）測試，也叫FT（final test）區(qū)別于WS(wafer sorting)，目的是最后出廠時保證你這個產(chǎn)品的性能滿足設計要求的。

形成了集成電路芯片之后，最后還要通過嚴格的測試、切割，然后進行封裝。因為一顆芯片相當小且薄，如果不在外施加保護，會被輕易的刮傷損壞。此外，因為芯片的尺寸微小，如果不用一個較大尺寸的外殼，將不易以人工安置在電路板上。

完成封裝后，便要進入測試的階段，在這個階段便要確認封裝完的 IC 是否有正常的運作，正確無誤之后便可出貨，這個時候才形成了一枚最終可用的芯片。